제재의 전제가 흔들리기 시작했다
반도체 수출 규제의 논리는 단순했다. EUV(극자외선) 리소그래피 장비를 봉쇄하면 첨단 칩 제조는 불가능하다. 미국과 네덜란드가 ASML의 장비 수출을 통제한 이유다. 그런데 화웨이가 5월 25일 상하이 IEEE 국제 심포지엄 무대에서 던진 한 마디가 이 전제를 정면으로 겨냥했다.
화웨이는 EUV 장비 없이도 첨단 칩 성능을 구현하기 위한 새로운 칩 설계 프레임워크를 공개했다. '타우(τ) 스케일링 법칙'으로 명명된 이 원칙은, 전통적인 트랜지스터 물리적 축소 대신 신호 전달 시간을 최적화하는 '시간 스케일링' 방식을 채택한다. 하드웨어 공급망을 차단하면 소프트웨어와 아키텍처 혁신으로 돌아오는 구도다. 이것이 단순한 기술 발표가 아니라 지정학적 선언으로 읽히는 이유다.
타우 법칙과 로직폴딩 — 무엇이 어떻게 다른가
기존 반도체 업계는 수십 년간 '무어의 법칙'을 금과옥조처럼 따랐다. 트랜지스터 크기를 18~24개월마다 절반으로 줄이면 성능이 자동으로 향상된다는 논리다. 문제는 이 축소 경쟁이 특정 장비, 특히 ASML의 EUV 노광 장비 없이는 불가능한 구조로 귀결된다는 점이다.
화웨이 허팅보 박사가 제안한 타우 스케일링 법칙은 트랜지스터 간 물리적 거리가 아닌, 칩 내부 요소들이 신호를 주고받는 데 걸리는 시간을 최적화 대상으로 삼는다. 이 원칙 위에 구축된 것이 'LogicFolding' 아키텍처다.
로직폴딩은 신호 전파 과정에서 발생하는 저항과 커패시터 부하를 줄이고 트랜지스터 밀도를 높이는 기술이다. 전통적인 칩 제조는 트랜지스터를 더 작게 만드는 리소그래피 방식에 의존하지만, 화웨이의 접근법은 아키텍처 설계로 밀도 향상을 추구한다는 점에서 근본적으로 다르다.
2031년까지 이 방식으로 설계된 칩이 1.4nm 공정 수준의 트랜지스터 밀도를 구현하는 것이 목표다. TSMC가 1.4nm 양산을 2028년에 계획하고 있다는 점을 감안하면, 약 3년의 격차다. 현재 중국과 선두 파운드리 사이의 기술 격차가 5~7년이라는 점을 고려하면, 이 수치는 상당한 단축이다.
화웨이는 이미 6년간 이 법칙을 바탕으로 381개의 칩을 설계·양산해왔으며, 2026년 가을 출시 예정인 기린 칩이 로직폴딩 아키텍처를 최초로 적용한 상용 제품이 될 것이라 밝혔다. 이는 이론 단계가 아닌, 검증된 방법론의 상업화 선언이다.
업계 일각에서는 회의적인 시각도 있다. 1.4nm 수준의 트랜지스터 '밀도'를 달성한다는 주장과, 실제 동일한 전력 효율·발열·수율을 갖추는 것은 별개의 문제다. 그러나 중국 소셜미디어에서 이번 발표가 "제2의 딥시크 모멘트"로 불리고 있다는 점은, 시장의 심리적 파급력만큼은 이미 현실임을 보여준다.
주식 시장에 미치는 영향 — 수혜와 타격의 경계선
글로벌 시장: NVIDIA와 ASML의 상반된 처지
이번 발표는 NVIDIA가 미국 수출 규제로 인해 중국 시장에서 고성능 칩 판매에 어려움을 겪고 있는 시점에 나왔다. 화웨이가 자체 아키텍처로 AI 칩 공백을 메울 경우, NVIDIA의 중국 시장 재진입 기대감은 더욱 희미해진다. 단기적으로는 NVIDIA에 직접적인 악재는 아니지만 — 실제 상용 AI 칩 경쟁력을 입증하기까지 수년이 필요하기 때문이다 — 중장기 밸류에이션 논리에는 균열이 생긴다.
반면 ASML은 양면적이다. 제재 우회 성공 서사가 강해질수록 EUV 장비의 전략적 희소성은 역설적으로 부각된다. 화웨이가 EUV 없이도 성능을 높일 수 있다는 주장은, 반대로 EUV를 '정상적으로' 쓸 수 있는 TSMC·삼성파운드리의 경쟁 우위를 재확인시키는 논거가 되기도 한다.
이미 SMIC는 AI 인프라 수요와 중국 내 국산화 기조에 힘입어 2026년 9.3억 달러 규모의 매출을 기록했다고 보고됐다. 화웨이의 설계 역량이 SMIC의 제조 역량과 결합된다면, 중국발 반도체 공급망은 예상보다 빠르게 독립성을 높일 수 있다.
국내 시장: 삼성전자·SK하이닉스 — 단기 수혜, 중기 리스크 구분이 필요하다
국내 투자자에게 이 뉴스는 이중 구조로 읽어야 한다.
단기적으로는 오히려 긍정적이다. 화웨이가 기린 칩 양산을 위해 DRAM·NAND 메모리 수요를 늘릴 가능성이 있고, 미국 정부가 중국산 메모리 사용 제한을 공식화하는 방향으로 움직이고 있어, 삼성전자와 SK하이닉스가 그 공백을 채우는 최대 수혜자 구도가 유지된다.
그러나 중기 관점은 다르다. 화웨이의 칩 설계 내재화가 성공 궤도에 오른다면, HBM(고대역폭 메모리)·패키징 기술에 대한 수요 구조가 재편될 수 있다. 현재 SK하이닉스가 독점에 가까운 지위를 누리는 HBM3E·HBM4 시장은, 중국이 자체 AI 칩 생태계를 구축할 경우 독자적인 메모리 규격을 밀어붙일 가능성을 배제할 수 없다.
국내 반도체 소부장(소재·부품·장비) 업체의 구도도 갈린다. 한미반도체, 이오테크닉스처럼 선단 공정 및 어드밴스드 패키징 장비를 공급하는 기업은 TSMC·SK하이닉스의 HBM4 투자 확대 수혜가 유지된다. 반면 중국향 매출 비중이 높은 소부장 기업은 규제 변화에 따른 수요 불확실성이 상존한다.
이 뉴스를 어떻게 포트폴리오에 반영할 것인가
화웨이의 이번 발표를 '과장된 기술 홍보'로 치부하고 무시하는 것도, '반도체 판도 역전의 신호탄'으로 과잉 해석하는 것도 모두 정밀하지 않은 반응이다.
현실적인 포지션은 다음과 같다. 로직폴딩이 실제 AI 추론·학습 워크로드에서 NVIDIA H100급 성능을 발휘하는지는 2026년 가을 기린 칩 출시 이후 벤치마크 결과가 나와야 판단 가능하다. 따라서 NVIDIA 포지션 축소보다는 중국 AI 칩 자급화 관련 뉴스 모니터링 강도를 높이는 것이 먼저다.
국내 메모리주 — 삼성전자·SK하이닉스 — 는 단기 수급 관점에서 현재의 AI 수요 사이클이 우선이다. 화웨이 리스크는 중기 변수로 분리해 별도 시나리오로 관리하는 것이 합리적이다. 포트폴리오 내 비중을 줄이기보다는, HBM 수요 이외에 비메모리·패키징 관련 익스포저를 일부 추가해 분산 효과를 높이는 방향을 고려할 만하다.
마지막으로 주목할 변수는 미국 정부의 다음 수. 화웨이의 이번 발표는 미국의 수출 통제가 장비·소프트웨어를 타겟으로 삼지만 설계 철학 자체는 통제할 수 없다는 사실을 부각시켰다. 이에 대한 미국 측의 대응 — 설계 소프트웨어(EDA) 추가 제재 또는 반도체 지식재산권 규제 강화 — 이 현실화된다면 그것이 다음 시장 변곡점이 될 수 있다. 이 흐름을 읽는 투자자라면 ASML, Synopsys, Cadence 같은 EDA 툴 공급 기업의 주가 반응을 함께 추적해둘 필요가 있다.
